Цифровые устройства и микропроцессоры 2009/10 учебный год - davaiknam.ru o_O
Главная
Поиск по ключевым словам:
страница 1
Похожие работы
Название работы Кол-во страниц Размер
Цифровые устройства и микропроцессоры учебно-методический 15 3039.91kb.
Программа минимум кандидатского экзамена по специальности 1 109.63kb.
Учебно-воспитательной работы 7 1580.38kb.
Стипендиаты орф 2008/2009 учебный год 1 151.31kb.
Программа В. Потанина 2009-2010 учебный год 1 41.84kb.
Программа В. Потанина 2009-2010 учебный год 1 152.97kb.
Процессор amd. История развития 1 259.6kb.
Учебный план №2 с русским (неродным) языком обучения на 2012 2013... 1 223.54kb.
Анализ воспитательной работы моу сош №3 за 2009 2010 учебный год 1 301.7kb.
Дистанционный Образовательный Проект по Информатике «New Generation»... 1 104.88kb.
Годовой план воспитательно – образовательной работы гоу детский сад... 3 388.64kb.
Лабораторная работа «Двоично-десятичный реверсивный счетчик с предустановкой... 1 175.7kb.
Направления изучения представлений о справедливости 1 202.17kb.

Цифровые устройства и микропроцессоры 2009/10 учебный год - страница №1/1

Цифровые устройства и микропроцессоры

2009/10 учебный год


  1. Представление информации в цифровых системах и основные коды: двоичный код, двоично-десятичный код, унитарный код, прямой, обратный и дополнительный коды.

  2. Основные логические функции и их производные. Логические элементы.

  3. Логические элементы как схемы временной селекции.

  4. Схемотехническая реализация логических элементов. Элементы с открытым коллектором и тремя состояниями.

  5. Проектирование комбинационных цифровых устройств:

  • задачи проектирования;

  • формы описания;

  • составление логических функций;

  • минимизация логических функций;

  • логические состязания и способы их устранения.

Методы проектирования должны использоваться при решении задач и при ответах на все вопросы, относящиеся к комбинационным устройствам.

  1. Преобразователи кодов. Шифраторы, дешифраторы.

  2. Использование дешифратора в качестве универсальной комбинационной схемы.

  3. Преобразователи двоично-десятичного кода в код семисегментного индикатора. Семисегментные индикаторы.

  4. Схемы контроля четности и нечетности.

  5. Мультиплексоры и демультиплексоры.

  6. Использование мультиплексора в качестве универсальной комбинационной схемы.

  7. Арифметические устройства. Компаратор, полусумматор.

  8. Полный одноразрядный сумматор.

  9. Многоразрядные сумматоры.

  10. Вычитание двоичных чисел. Преобразование прямого кода в дополнительный.

  11. Бистабильная ячейка. Асинхронный RS-триггер.

  12. Ждущий мультивибратор.

  13. Автоколебательный мультивибратор.

  14. Статический синхронный RS-триггер.

  15. Двухступенчатый RS-триггер типа M-S.

  16. Динамический триггер.

  17. Проектирование последовательностных цифровых устройств:

  • задачи проектирования;

  • основная модель (цифровые автоматы Мили и Мура, аналитическое описание, таблицы, графы) и принципы проектирования;

  • синтез триггеров;

  • синтез синхронных счетчиков.

Методы проектирования должны использоваться при решении задач и при ответах на все вопросы, относящиеся к последовательностным устройствам.

  1. Синтез D-триггера.

  2. Синтез T-триггера.

  3. Синтез JK-триггера.

  4. Асинхронный двоичный счетчик.

  5. Синтез синхронного двоичного счетчика.

  6. Синтез синхронного счетчика с переключаемым модулем счета.

  7. Синтез синхронного двоичного реверсивного счетчика.

  8. Синтез двоично-десятичного счетчика.

  9. Синтез счетчика с входом сброса.

  10. Синтез счетчика с предварительной параллельной установкой.

  11. Синтез синхронных счетчиков с наращиваемой разрядностью.

  12. Счетчики с переменным модулем счета. Аппаратная реализация.

  13. Счетчики с переменным модулем счета. Программная реализация.

  14. Синтез кольцевого счетчика, работающего в унитарном коде.

  15. Регистры памяти.

  16. Регистры сдвига.

  17. Универсальные регистры.

  18. Цифровые мультивибраторы.

  19. Обработка асинхронных сигналов. Устранение влияния вибраций механических контактов. Синхронизация асинхронных сигналов.

  20. Статические оперативные запоминающие устройства. Принципы построения схемы, динамические параметры, увеличение информационной емкости.

  21. Динамические оперативные запоминающие устройства. Принципы построения схемы, временные диаграммы работы, принципы регенерации данных.

  22. Постоянные запоминающие устройства. Принципы построения схемы, динамические параметры. Масочные, программируемые, перепрограммируемые ПЗУ.

  23. Программируемые логические интегральные схемы. Программируемые логические матрицы. Программируемые логические приборы. Принципы построения и применения.

  24. Принципы построения аппаратных средств и программного обеспечения вычислительных машин.

  25. Принципы построения программного обеспечения вычислительных машин.

  26. Программно-логическая модель процессорного ядра микроконтроллера с гарвардской архитектурой (семейство MCS-51). Основные элементы: регистры, указатели, программный счетчик.

  27. Организация памяти микроконтроллера с гарвардской архитектурой (семейство MCS-51). Память команд, память данных. Внешняя память, внутренняя память. Режимы адресации, используемые при обращении к памяти. Регистры специальных функций.

  28. Система команд микроконтроллера с гарвардской архитектурой (семейство MCS-51). Группы команд: команды арифметических операций, команды логических операций, команды пересылок, команды переходов и передачи управления. Способы адресации операндов: регистровая адресация, прямая адресация, косвенно-регистровая адресация, непосредственная адресация.

  29. Структурная схема микроконтроллера с гарвардской архитектурой (семейство MCS-51). Назначение элементов. Входные и выходные сигналы.

  30. Программно-логическая модель микропроцессора с принстонской архитектурой. Основные элементы: регистры, указатели, программный счетчик. Адресное пространство памяти и устройств ввода-вывода.

  31. Структурная схема микропроцессора с принстонской архитектурой. Назначение элементов. Входные и выходные сигналы.

  32. Интерфейс микропроцессора принстонской архитектуры с оперативным запоминающим устройством и постоянным запоминающим устройством.

  33. Интерфейс микропроцессора принстонской архитектуры с устройствами ввода и вывода данных.


Задачи, включаемые в экзаменационные билеты, составлены на основе контрольных вопросов лабораторных и контрольных работ.




Гимнастика — это полная чушь. Здоровым она не нужна, а больным противопоказана. Генри Форд
ещё >>