Однородные вычислительные среды - davaiknam.ru o_O
Главная
Поиск по ключевым словам:
страница 1
Похожие работы
Название работы Кол-во страниц Размер
Урок русского языка в 3 классе «Г» «Однородные члены предложения»... 1 55.46kb.
«Однородные тригонометрические уравнения» 1 130.18kb.
Архитектуры вс. Вычислительные и логические возможности 1 93.96kb.
Эвм можно классифицировать по ряду признаков, в частности: По принципу... 3 432.97kb.
Параллельные вычислительные системы (история) 1 54.35kb.
Программа вступительного экзамена по специальности 05. 13. 18 Математическое... 1 112.81kb.
Учебно-методический комплекс по дисциплине физика специальность 230101. 1 279.94kb.
Учебное пособие по курсу вычислительные системы, сети и телекоммуникации... 9 635.03kb.
Среды (водная, воздушная, климатическая, акустическая) 1 104.78kb.
В соответствии со статьей 44 Закона РФ "Об охране окружающей среды" 12 2416.48kb.
Учет природной среды в экономической географии 1 51.84kb.
Безопасность Шишкин И. Н., аспирант 1 25.9kb.
Направления изучения представлений о справедливости 1 202.17kb.

Однородные вычислительные среды - страница №1/1

МГТУ им. Н.Э. Баумана

Аэрокосмический факультет



Реферат

на тему: «Однородные вычислительные среды».

Выполнил:

студент группы АК5-71

Емельянов И.М.

Москва

2010

Содержание


Введение 3

Однородная вычислительна среда 4

Способ организации вычислений 5

Вычислительная ячейка 7

Вычисления на ОВС 8

Программирование на ОВС 10

Реальные ОВС 12

Перспективы развития ОВС 16

Заключение 17

Список использованной литературы 18

Введение.

Впервые термин «Однородная вычислительная среда» был предложен Э.В.Евреиновым в 60-х годах прошлого века в работе «О микроструктуре элементарных машин вычислительной системы». Евреинов и Ю.Г.Косарев предложили новый подход к созданию систем с параллельной обработкой. В основе этого подхода лежат 3 принципа:

- параллельность операций - всякая сложная задача может быть представлена в виде связанных между собой простых подзадач и для любой сложной задачи может быть предложен параллельный алгоритм, допускающий ее эффективное решение (увеличение производительности за счет параллельной работы устройств);

- переменность логической структуры - для каждой сложной задачи можно предложить соответствующую структуру из обрабатывающих элементов, связанных между собой определенным образом;

- конструктивная однородность элементов и связей между ними - система для решения сложной задачи может быть построена из одинаковых обрабатывающих элементов, связанных между собой одинаковым образом.

Однородная вычислительная среда.

Однородная вычислительная среда (ОВС) представляет собой n-мерную решетчатую структуру. Каждая ячейка (процессорный элемент) соединена с соседними ячейками каналами передачи рабочей и настроечной информации. Ячейка является автоматом с программируемой структурой. Обычно ОВС реализуется на основе микропроцессоров.






Рисунок 1.  Однородная вычислительная среда.

Способ организации вычислений ОВС.

На ОВС можно строить вычислительные процессы по разным схемам. Хорошо реализуются конечно-разностные схемы, обработки изображений, геофизические задачи, моделирования поведения среды (аэродинамические и гидродинамические задачи). Имеется возможность путем настройки элементов реализовать в вычислительной среде любую вычислительную машину при наличии достаточного числа ячеек.

Примером схемы может служить систолическая схема или гиперкуб.

Систолическая схема вычислений представляет собой конвейер, в котором данные проходят обработку "волной" с одной границы ОВС — входа к другой границе — выходу. Следом за одной может следовать другая волна и т.д. В этом случае ОВС — систолическая матрица.



схема систолических вычислений

Рисунок 2. Схема систолических вычислений.

На рисунке: в первом такте на вход подаются данные задачи 2, а задача 1 решается процессорами первой строки систолической матрицы; в следующем такте задача 2 решается первым уровнем, а задача 1 — вторым уровнем процессоров, на вход подаются данные задачи 3; на третьем уровне происходит очередное аналогичное смещение и т.д. Стрелками показано возможное перемещение обрабатываемой информации.

Фактически конвейеры в составе многофункциональных АЛУ строятся для каждой операции отдельно. Есть конвейеры сложения, умножения и т.д.

Однако систолическая схема вычислений позволяет построить универсальный программируемый конвейер, настраивая каждую строку матрицы процессоров на параллельное выполнение уровней конвейеров различных операций в порядке их следования. То есть операции могут динамически загружать систолическую схему, как это обусловлено следованием команд выполняемой программы.

Таким образом, в систолической матрице процессоров, ориентированной на применение в АЛУ, распараллеливание "в длину" успешно сочетается с распараллеливанием "в ширину", как и при решении произвольного потока задач.

Гиперкуб — пространственное обобщение рассмотренной плоской решетки, где адресация процессоров (и соответственно, блоков распределенной памяти) ставится в зависимость от структуры связей между ними. Проводится аналогия с n-мерным пространством.

Структура типа "гиперкуб" обладает важными свойствами.

1. Из структуры "гиперкуб" легко получаются более простые структуры. Например, при n = 3 легко получается матричная ВС, на которой, в частности, хорошо решать задачи в конечных разностях. Для этого удобна плоская решетка, где существуют непосредственные (не транзитные) связи между тремя ПЭ (столбец составляют только два ПЭ, поэтому нет необходимости в связях в двух направлениях). Здесь можно в дополнение к адресам ввести (временно) нумерацию ПЭ и поставить эти номера в соответствие адресам.





Рисунок 3. Матричная ВС на основе двумерного гиперкуба.

Процессоры образовали фрагмент плоской решетки для реализации конечно-разностного метода (метода сеток). Процессоры "прокатываются" по области, на которой строится решение, например, задачи численного интегрирования.

2. Второе важное свойство "гиперкуба" — возможность выделения задаче необходимых связных областей вычислительных ресурсов. Эти области соответствуют пространствам меньшей размерности, чем размерность всего "гиперкуба". Это означает, что т.к. процессоры адресуемы внутри некоторого адресного пространства, то каждой решаемой задаче может быть выделен вычислительный ресурс в пределах какого-то массива со сквозной нумерацией процессоров. В n-мерном пространстве этот массив принадлежит подпространству меньшего измерения. Т.е. значительная часть разрядов адреса длины nдля всех процессоров, образующих ресурс данной задачи, совпадает, а меняются только несколько последних разрядов.

Как и для других ОВС, здесь предполагается наличие распределенной памяти.



Вычислительная ячейка.

В основе ОВС лежит вычислительная ячейка, реализующая некоторый набор операций. В простейшем случае ВЯ должна реализовывать простейшие однобитные операции.





Рисунок 4. Структурная схема вычислительной ячейки среды.

Ячейка представляет собой одноразрядный тактируемый модуль, содержащий собственный регистр программы. Вычислительная ячейка имеет четыре информационных входа (а1,...,а4) и выхода (в1,...,в4), вход управления вводом программ, вход и выход канала программирования, входы тактовых импульсов и “ Сброса”. Ячейка содержит в себе такие функциональные элементы как регистр программы, дешифратор команд, арифметико-логическое устройство (АЛУ), три входных и три выходных коммутатора (К1, К2, К3 и К4, К5, К6), коммутаторы канала АЛУ (К8 и К10), константы (К7), транзита (К9) и схему регистра константы.

Вычислительная ячейка может находиться в двух режимах: в режиме настройки и режиме работы. По сигналу управления вводом программы, равному логической “ 1” , вычислительная ячейка переходит в режим “ настройка”, где с каждым тактовым импульсом осуществляется запись информации в регистр программ. При сигнале, равном логическому “ 0”, вычислительная ячейка переходит в режим “ работа”, когда она по заданному коду регистра программы осуществляет в канале АЛУ арифметико-логическую операцию над одноразрядными операндами, поступающими с входных коммутаторов К1, К2, и передачу в следующем такте работы результата обработки через коммутаторы К8, К10 на выходной коммутатор К4. При этом ячейка параллельно может осуществлять коммутацию входных информационных потоков с её входов на выходы по двум каналам транзита. Причем каналы транзита через коммутаторы К2, К9, К5 и К3, К7, К6 передают на выход ячейки информацию с задержкой, соответственно, на один и два такта. При значении ПЗ=1 ячейка осуществляет в канале АЛУ через коммутатор К10 дополнительную задержку информации на один такт.

Вычисления на ОВС.

Микрооперация - элементарная операция, выполняемая в операционном или транзитном каналах ячейки, согласно коду, размещенному в поле микрокоманды.

Микрокоманда - это код операций, выполняемых одновременно в вычислительной ячейке за один такт.

Микрокоманда записывается в 16-разрядный регистр настройки ячейки. Микрокоманда вычислительной ячейки содержит 8 полей. Совокупность микрокоманд, то есть команд настройки некоторой, как правило, прямоугольной области однородной вычислительной среды, в результате которой в среде синтезируется спецпроцессор для выполнения определенной арифметической, логической или "крупной" операции, - микропрограммный модуль (МПМ).

Соответственно, спецпроцессор – некоторая область ОВС, выполняющая определённую команду.

В большинстве случаев операции, которые выполняются синтезированными в поле среды спецпроцессорами, - двухместные, а, следовательно, на входы непрерывно поступают два вектора A и B операндов.

С задержкой в Sk тактов, имеющей определенную величину, с выхода спецпроцессора непрерывно начинает поступать последовательным кодом младшими разрядами вперед результат, как правило, той же разрядности, что и входные данные. Таким образом, спецпроцессор по принципу поступления информации представляет собой устройство последовательной обработки информации. Однако есть существенное отличие спецпроцессора на ОВС от арифметического устройства последовательного действия. В спецпроцессоре на ОВС любая операция выполняется не программно, как в обычных ЭВМ, а аппаратно, то есть весь алгоритм операции во времени выполняется параллельно, и если входные данные поступают непрерывно, то происходит непрерывная обработка различных временных срезов, алгоритм в любой момент времени реализуется в каждой своей фазе.

Для организации информационных обменов между спецпроцессорами (СП) в ОВС используется дискретный регистровый принцип коммутации. Регистровые каналы, по которым перемещается информация в среде как от периферийных ячеек среды, служащих входами поля, так и между спецпроцессорами, представляют собой последовательные сдвигающие регистры, которые имеют возможность не только сдвигать, но и разветвлять информацию.

Таким образом, настройка ОВС на реализацию алгоритма решения задачи осуществляется на двух уровнях: первый уровень – это настройка аппаратной реализации операций в спецпроцессорах, а второй уровень – это структурное отображение алгоритма в ОВС путем организации регистровых каналов связи между спецпроцессорами СПi (рис. 5).



Рисунок 5. Реализация задачи в поле ОВС.

Программирование ОВС.

Константы.

В ОВС, в принципе, можно реализовать вычисления как с произвольной, так и с изменяющейся разрядностью.

При синтезе спецпроцессоров арифметических и логических операций имеются две возможности размещения констант: внутри спецпроцессора и вне его.

Включение блока констант в спецпроцессор операции имеет существенные недостатки. Прежде всего, это потеря значительного количества ячеек на организацию констант в каждом спецпроцессоре, причем удельный вес этих потерь растет с ростом разрядности обрабатываемых данных.

Для преодоления трудностей был предложен подход, связанный с внешней подачей в спецпроцессор только одной базовой константы. Всё многообразие необходимых констант получается их конструированием из этой базовой константы в спецпроцессоре. При этом использование внешней базовой константы влечет за собой изменения принципов построения спецпроцессоров. В спецпроцессоре необходим дополнительный вход для подачи базовой константы. Базовая константа выдается в неизмененном виде из спецпроцессора через дополнительный выход вместе с результатами операций.

Для подачи базовой константы и констант, используемых при вычислениях, необходимо наличие самостоятельных спецпроцессоров констант, которые располагаются на плате ОВС наряду со спецпроцессорами операций.



Операции.

В связи с тем, что в ОВС операции реализуются аппаратно, существенное значение имеет использование таких кодов и форматов данных, которые обеспечивают наименьшие затраты вычислительных ресурсов среды при выполнении той или иной операции. Другими словами, МПМ спецпроцессоров арифметических и логических операций должны содержать минимальное число микрокоманд. Каждая микрокоманда модуля, идентифицированная координатами (i, j), является программой настройки ячейки с этими же относительными координатами (i, j) в некоторой связной области среды, настраиваемой совокупностью микрокоманд микропрограммного модуля на аппаратурную реализацию конкретного спецпроцессора арифметической или логической операции.

В ОВС двоичные числа поступают последовательным кодом младшими разрядами вперед. Для двоичных чисел с фиксированной запятой, имеющих разрядность n, в прямом коде используется обычно формат, представленный на рис.6а. При выполнении операции алгебраического сложения чисел эффективен формат числа, показанный на рис.6б. Чтобы обеспечить такой формат при непрерывном поступлении информации в формате рис.6а, необходимо распараллеливать машинное слово внутри спецпроцессора с последующим объединением потоков. Однако способ распараллеливания входного формата внутри спецпроцессоров приводит к резкому, более чем вдвое, увеличению числа ячеек в спецпроцессорах.

При включении в формат двух буферных разрядов (рис.6в) число ячеек в спецпроцессоре уже не будет требовать увеличения.

Таким образом, числа в прямом коде (формат Ф1) представляются как последовательность битов, в которых два самых левых разряда являются буферными, следующий за буферными разряд – знаковый; в остальных разрядах записывается дробная часть числа.

Числа в формате с плавающей запятой (формат П) представляются в виде следующей последовательности 32 битов: самый левый разряд - буферный, последующие два разряда - знаковые, после знаковых разрядов 21 разряд занимает мантисса числа, 20-й разряд определяет знак порядка и оставшиеся 7 разрядов - мантисса порядка (рис.6д).





Рисунок 6. Форматы операндов.

Реальные ОВС.

ОВС MiniTera II – ОВС российского производства. Разработана в ООО "Суперкомпьютерные системы" (СКС).



Рисунок 7. Архитектура ОВС MiniTera II.

Особенностью данной ОВС является наличие средств программирования – язык описания макросов ОВС, позволяющему, с одной стороны, однозначно описывать топологию соединений массива ПЭ любой конфигурации, а, с другой – реализовать однозначное соответствие между множествами входных/выходных переменных алгоритмической процедуры и соответствующими множествами внешних полюсов произвольного двумерного макроса.

Язык описания макросов состоит из одной списковой структуры.

Макрос описывается списком вида:



<имя исходного макроса>/XM,YM/( (SI), (SO), (SPE&M) );

где <имя исходного макроса> – имя длиной не более 8 символов; XM, YM – ширина и высота исходного макроса в количестве ПЭ; SI, SO – списки входов и выходов исходного макроса; SPE&M – список ПЭ и макросов исходного макроса.

Разработан также компилятор, который переводит эту списковую структуру в описание, которое воспринимается существующей системой программирования MiniTera II.

ВС Connection Machine.

Это семейство ВС, разработанное фирмой разработанное фирмой Thinking Machine, является единственной крупной коммерческой реализацией идей ОВС. СМ-1 выпущена в 1986 г. Через год была выпущена СМ-2 с удвоенной производительностью в 2,5 млрд.оп./с. О ней следует говорить в связи с попытками воспроизвести ее в нашей стране на архитектурном уровне.

СМ-2 комплектуется (рис. 7) из блоков параллельной обработки по 16 К узловых одноразрядных процессоров (элементарных процессоров — ЭП) каждый. В комплекс входят до 8 фронтальных ЭВМ, на которых реализуется вычислительный процесс.



Рисунок 8. Схема масспроцессорной системы Connection Machine.

Узловой (матричный) коммутатор обеспечивает связь фронтальных ЭВМ с секвенсорами блоков параллельной обработки в соответствии с вычислительным процессом и заявками пользовательских задач. Подсистема ввода-вывода связывает блоки параллельной обработки с периферийными устройствами массовой памяти и графическими дисплеями.

Секвенсор — специализированная 96-разрядная микро-ЭВМ управления параллельной обработкой. На входе он получает поток высокоуровневых командвиртуальной машины (образуемой множеством фронтальных ЭВИ) и аргументов. Они передаются от коммутатора. На выходе он генерирует последовательность низкоуровневых команд элементарных обрабатывающих процессоров, команды синхронизации и операций с памятью.

Основные операции производятся над 32-разрядными данными. Для выполнения их используются по 32 элементарных процессора. Поэтому каждые 32 ЭП имеют акселератор для выполнения операций с плавающей запятой, в том числе — с двойной точностью.

Память (RAM — прямоадресуемая, с произвольным доступом) распределенная. Каждый ЭП имеет 64 Кбит. Т.е. общий объем памяти — 512 Мбайт (в 64 К-процессорном варианте).

Пользователю архитектурные особенности СМ предоставляются на уровне набора команд параллельной виртуальной машины, отображенной в ассемблере Paris. Ассемблер обеспечивает богатый набор от простых арифметических и логических операций до высокоуровневых APL-подобных операций (APL — параллельный PL, ЯВУ). Реализован микропрограммно в секвенсорах, и, как говорилось выше, этим обеспечивается преобразование потока высокоуровневых команд и аргументов на языке Paris в последовательность элементарных операций обрабатывающих процессоров.

СМ использует существующие программное обеспечение и среды, насколько это возможно. Языки программирования включают минимум расширений для поддержки параллельных конструкций, и пользователю нет необходимости изучать новый стиль программирования.

Проект IMAP-CE.

В начале XXI века фирмой NEC (Япония) разработан видеопроцессор для обработки изображений в реальном времени. Этот процессор представляет собой 4-е поколение линейных процессорных массивов с архитектурой SIMD. IMAP-CE состоит из 128 ПЭ с архитектурой VLIW и управляющего RISC-процессора, обеспечивающего генерацию потока команд для всех ПЭ. Пиковая производительность IMAP-CE составляет 51.2 GOPS при работе на частоте 100 МГц . Процессорный элемент состоит из одного 8-разрядного ядра, 16-ти 8-разрядных регистров, блока ОЗУ емкостью 1 Кбайт и регистра маски для формирования признака активности ПЭ.





Рисунок 9. Архитектура СБИС IMAP-CE.

Проект picoArray.

Примером реконфинуриремого процессорного массива является архитектура picoArray разработки фирмы picoChip Designs Ltd. (UK). Этот РПМ содержит 430 ПЭ, причем каждый работает на частоте 160 МГц и выполняет три команды за один цикл. Все ПЭ взаимодействуют посредством шин с суммарной пропускной способностью 5Гбит/сек. На рисунке 10 изображена архитектура PicoArray в общем виде.

В состав архитектуры РПМ PicoArray входят ПЭ трех типов – для быстрой реализации процедур в алгоритмах типа Витерби, для быстрого умножения с накоплением и для быстрой реализации контроллерных процедур. Кроме того, в состав архитектуры входят коммутационный и интерфейсный элементы. Программирование задач реализуется посредством индивидуальной настройки каждого ПЭ на выполняемую функцию. Как вычислительное устройство PicoArray может увеличивать свою производительность путем каскадного наращивания. Pico Array изготовлен по 0.13 мкм технологии на фирме Taiwan Semiconductor Manufacturing Co.





Рисунок 10. Архитектура PicoArray.

Перспективы развития ОВС.

Опыт создания СБИС ОВС первых двух поколений показал, что ОВС наилучшим образом подходят для реализации не в отдельном чипе, а целиком на кремниевой пластине. Использование пластин вместо кремниевых чипов даёт возможность не стремиться любой ценой к минимально возможным топологическим размерам.

Работы над однородными вычислительными средами, ориентированными на пластину, были начаты во второй половине восьмидесятых годов прошлого века. В результате была пересмотрена концепция ОВС. Функции ячейки ОВС было признано целесообразным расширить, включив в ячейку достаточно большую регистровую память. Увеличивались коммутационные возможности ячейки, что, прежде всего, вызывалось включением в ячейку канала памяти и служебного канала.

Матрица ОВС нового поколения представляет собой ячейки, соединенные между собой локальными шинами, где каждая ячейка соединена с 8-ю соседними ячейками. Помимо этого ячейка имеет 8 дополнительных входов и выходов (пунктирные линии на рисунке), имеющие фиксированную коммутацию. Некоммутируемые связи используются в ОВС при реализации алгоритмов клеточных автоматов.





Рисунок 11. Матрица ОВС.

Заключение.

Идея ОВС остается очень перспективной, несмотря на то, что ей уже около 50 лет. На заре развития ОВС, реализации этой идеи были очень дорогостоящими и громоздкими. Теперь, уменьшая размеры стоимость ПЭ, можно не только добиться более дешевых и миниатюрных реализаций, но и существенно повысить скорость их работы.



Также ОВС являются одними из главных направлений развития параллельных вычислений. Некоторые современные суперкомпьютеры были собраны, реализуя идею ОВС (несколько одинаковых вычислительных кластеров с высокоскоростной шиной передачи данных).

Список использованной литературы:

  1. «Реконфигурируемые мультиконвейерные вычислительные структуры», Ростов-на-Дону, 2008.

  2. http://www.intuit.ru/department/hardware/paralltech/9/1.html

  3. «Управление, вычислительная техника и информатика», 2008.

http://www.lib.tpu.ru/fulltext/v/Bulletin_TPU/2008/v313/i5/20.pdf

  1. «Реконфигурируемые процессорные массивы для систем реального времени: архитектуры, эффективность, области применения», Н.А.Лукин.

http://elibrary.ru/download/17361886.pdf

  1. «A 51.2GOPS Programmable Video Recognition Processor for Vision based Intelligent Cruise Control Applications», Shorin KYO, Multimedia Research Laboratories, NEC Corporation.

http://www.mva-org.jp/Proceedings/CommemorativeDVD/2002/papers/2002632.pdf






Германия — наше отечество, объединенная Европа — наше будущее. Гельмут Коль в 1990 г.
ещё >>